systemverilog

[USA]/ˌsɪstəmˈvɜːrɪlɒɡ/
[UK]/ˌsɪstəmˈvɛrɪlɔːɡ/
Frekvens: Meget høj

Oversættelse

n. En enhedlig hardware-beskrivelses- og verifikationsprog. der udvider IEEE 1364 Verilog.

Udtryk & Fast Sammenstilling

systemverilog code

systemverilog kode

systemverilog design

systemverilog design

systemverilog module

systemverilog modul

systemverilog testbench

systemverilog testbench

systemverilog verification

systemverilog verifikation

systemverilog interface

systemverilog grænseflade

systemverilog task

systemverilog opgave

systemverilog function

systemverilog funktion

systemverilog package

systemverilog pakke

systemverilog constraint

systemverilog begrænsning

Eksempelsætninger

the systemverilog syntax supports advanced data types.

SystemVerilog-syntaksen understøtter avancerede datatyper.

i wrote a comprehensive systemverilog testbench for the design.

Jeg skrev et omfattende SystemVerilog-testbench for designet.

the systemverilog simulation ran successfully on the server.

SystemVerilog-simuleringen kørte succesfuldt på serveren.

we instantiated the systemverilog module in the top-level design.

Vi instansierede SystemVerilog-modulen i det øverste niveau-design.

the systemverilog interface simplifies the communication between blocks.

SystemVerilog-grænsefladen forenkler kommunikationen mellem blokke.

systemverilog assertions helped catch the timing violation.

SystemVerilog-afstande hjalp med at opdage tidsfejl.

the systemverilog class encapsulates the transaction logic.

SystemVerilog-klassen indeholder transaktionslogikken.

systemverilog uvm provides a standard verification methodology.

SystemVerilog UVM tilbyder en standard verifikationsmetodik.

the systemverilog dpi allows interaction with c functions.

SystemVerilog DPI tillader interaktion med C-funktioner.

the synthesis tool supports systemverilog constructs.

Syntesistoolen understøtter SystemVerilog-konstruktioner.

systemverilog enum types improve code readability.

SystemVerilog enum-typer forbedrer kode læselighed.

the systemverilog always_ff block ensures proper flip-flop inference.

SystemVerilog always_ff-blokken sikrer korrekt flip-flop-inferens.

Populære Ord

Udforsk ofte søgte ordforråd

Download appen for at låse op for alt indhold

Vil du lære ordforråd mere effektivt? Download DictoGo-appen og få glæde af flere funktioner til at huske og gennemgå ordforråd!

Download DictoGo nu