systemverilog

[EE. UU.]/ˌsɪstəmˈvɜːrɪlɒɡ/
[Reino Unido]/ˌsɪstəmˈvɛrɪlɔːɡ/
Frecuencia: Muy alto

Traducción

n. Un lenguaje unificado de descripción y verificación de hardware que extiende el IEEE 1364 Verilog.

Frases y colocaciones

systemverilog code

código SystemVerilog

systemverilog design

diseño SystemVerilog

systemverilog module

módulo SystemVerilog

systemverilog testbench

entorno de prueba SystemVerilog

systemverilog verification

verificación SystemVerilog

systemverilog interface

interfaz SystemVerilog

systemverilog task

tarea SystemVerilog

systemverilog function

función SystemVerilog

systemverilog package

paquete SystemVerilog

systemverilog constraint

restricción SystemVerilog

Oraciones de ejemplo

the systemverilog syntax supports advanced data types.

La sintaxis de SystemVerilog admite tipos de datos avanzados.

i wrote a comprehensive systemverilog testbench for the design.

Escribí un entorno de prueba completo de SystemVerilog para el diseño.

the systemverilog simulation ran successfully on the server.

La simulación de SystemVerilog se ejecutó con éxito en el servidor.

we instantiated the systemverilog module in the top-level design.

Instantiamos el módulo de SystemVerilog en el diseño de nivel superior.

the systemverilog interface simplifies the communication between blocks.

La interfaz de SystemVerilog simplifica la comunicación entre bloques.

systemverilog assertions helped catch the timing violation.

Las afirmaciones de SystemVerilog ayudaron a detectar la violación de temporización.

the systemverilog class encapsulates the transaction logic.

La clase de SystemVerilog encapsula la lógica de transacción.

systemverilog uvm provides a standard verification methodology.

SystemVerilog UVM proporciona una metodología estándar de verificación.

the systemverilog dpi allows interaction with c functions.

El DPI de SystemVerilog permite la interacción con funciones de C.

the synthesis tool supports systemverilog constructs.

La herramienta de síntesis admite construcciones de SystemVerilog.

systemverilog enum types improve code readability.

Los tipos enum de SystemVerilog mejoran la legibilidad del código.

the systemverilog always_ff block ensures proper flip-flop inference.

El bloque always_ff de SystemVerilog asegura la inferencia adecuada de los flip-flops.

Palabras populares

Explora el vocabulario más buscado

Descarga la app para desbloquear todo el contenido

¿Quieres aprender vocabulario de manera más eficiente? ¡Descarga la aplicación DictoGo y disfruta de más funciones para memorizar y repasar vocabulario!

Descarga DictoGo ahora