systemverilog code
Mã SystemVerilog
systemverilog design
Thiết kế SystemVerilog
systemverilog module
Mô-đun SystemVerilog
systemverilog testbench
Bộ kiểm thử SystemVerilog
systemverilog verification
Xác minh SystemVerilog
systemverilog interface
Giao diện SystemVerilog
systemverilog task
Nhiệm vụ SystemVerilog
systemverilog function
Hàm SystemVerilog
systemverilog package
Gói SystemVerilog
systemverilog constraint
Ràng buộc SystemVerilog
the systemverilog syntax supports advanced data types.
Ngôn ngữ SystemVerilog hỗ trợ các loại dữ liệu nâng cao.
i wrote a comprehensive systemverilog testbench for the design.
Tôi đã viết một testbench SystemVerilog toàn diện cho thiết kế.
the systemverilog simulation ran successfully on the server.
Phần mô phỏng SystemVerilog đã chạy thành công trên máy chủ.
we instantiated the systemverilog module in the top-level design.
Chúng tôi đã thực thể hóa mô-đun SystemVerilog trong thiết kế cấp cao nhất.
the systemverilog interface simplifies the communication between blocks.
Giao diện SystemVerilog đơn giản hóa giao tiếp giữa các khối.
systemverilog assertions helped catch the timing violation.
Các lệnh khẳng định của SystemVerilog đã giúp phát hiện vi phạm thời gian.
the systemverilog class encapsulates the transaction logic.
Lớp SystemVerilog bao bọc logic giao dịch.
systemverilog uvm provides a standard verification methodology.
SystemVerilog UVM cung cấp một phương pháp kiểm chứng tiêu chuẩn.
the systemverilog dpi allows interaction with c functions.
SystemVerilog DPI cho phép tương tác với các hàm C.
the synthesis tool supports systemverilog constructs.
Công cụ tổng hợp hỗ trợ các cấu trúc SystemVerilog.
systemverilog enum types improve code readability.
Các kiểu enum của SystemVerilog cải thiện khả năng đọc mã.
the systemverilog always_ff block ensures proper flip-flop inference.
Khối always_ff của SystemVerilog đảm bảo suy luận đúng về các flip-flop.
systemverilog code
Mã SystemVerilog
systemverilog design
Thiết kế SystemVerilog
systemverilog module
Mô-đun SystemVerilog
systemverilog testbench
Bộ kiểm thử SystemVerilog
systemverilog verification
Xác minh SystemVerilog
systemverilog interface
Giao diện SystemVerilog
systemverilog task
Nhiệm vụ SystemVerilog
systemverilog function
Hàm SystemVerilog
systemverilog package
Gói SystemVerilog
systemverilog constraint
Ràng buộc SystemVerilog
the systemverilog syntax supports advanced data types.
Ngôn ngữ SystemVerilog hỗ trợ các loại dữ liệu nâng cao.
i wrote a comprehensive systemverilog testbench for the design.
Tôi đã viết một testbench SystemVerilog toàn diện cho thiết kế.
the systemverilog simulation ran successfully on the server.
Phần mô phỏng SystemVerilog đã chạy thành công trên máy chủ.
we instantiated the systemverilog module in the top-level design.
Chúng tôi đã thực thể hóa mô-đun SystemVerilog trong thiết kế cấp cao nhất.
the systemverilog interface simplifies the communication between blocks.
Giao diện SystemVerilog đơn giản hóa giao tiếp giữa các khối.
systemverilog assertions helped catch the timing violation.
Các lệnh khẳng định của SystemVerilog đã giúp phát hiện vi phạm thời gian.
the systemverilog class encapsulates the transaction logic.
Lớp SystemVerilog bao bọc logic giao dịch.
systemverilog uvm provides a standard verification methodology.
SystemVerilog UVM cung cấp một phương pháp kiểm chứng tiêu chuẩn.
the systemverilog dpi allows interaction with c functions.
SystemVerilog DPI cho phép tương tác với các hàm C.
the synthesis tool supports systemverilog constructs.
Công cụ tổng hợp hỗ trợ các cấu trúc SystemVerilog.
systemverilog enum types improve code readability.
Các kiểu enum của SystemVerilog cải thiện khả năng đọc mã.
the systemverilog always_ff block ensures proper flip-flop inference.
Khối always_ff của SystemVerilog đảm bảo suy luận đúng về các flip-flop.
Khám phá những từ vựng được tìm kiếm thường xuyên
Muốn học từ vựng hiệu quả hơn? Tải ngay ứng dụng DictoGo và tận hưởng nhiều tính năng ghi nhớ và ôn tập từ vựng hơn nữa!
Tải DictoGo ngay